登录后查看消息通知
搜索
常见问题
消息
登录
首页
/
数据集
/
LLM FPGA Benchmark: VHDL Generation & Verification
LLM FPGA Benchmark: VHDL Generation & Verification
收藏
kaggle
2026-07-19 更新
2026-07-24 收录
硬件描述语言
AI辅助硬件验证
数据链接:
https://www.kaggle.com/datasets/claraureche/llm-fpga-benchmark-vhdl-generation-and-verification
数据链接
链接失效反馈
官方服务:
问题咨询
购买咨询
在线客服
NEW
资源简介:
18 VHDL design tasks + 216 toolchain-backed LLM-evaluation results (GHDL/Yosys)
应用场景:
创建时间:
2026-07-19
相关数据集
cvdp-benchmark-dataset
电子设计自动化
硬件描述语言
**Important please see "Files and versions" above for full list of files in the CVDP dataset.** Please see [LICENSE](LICENSE) and [NOTICE](NOTICE) for licensing information. See [CHANGELOG](CHANGELO
魔搭社区
2026-07-14 更新
77
0
shailja/Verilog_GitHub
硬件描述语言
文本生成
--- license: mit --- --- pipeline_tag: text-generation tags: - code model-index: - name: VeriGen results: - task: type: text-generation dataset: type: name: extra_gate
Hugging Face
2023-09-20 更新
31
0
VerilogEval
硬件描述语言
模型评估
该数据集名为VerilogEval,包含两个部分:VerilogEval-machine和VerilogEval-human。总计有299个Verilog生成问题,其中143个由GPT生成,156个由手工制作。在衡量Verilog生成准确性时,我们采用了pass@k指标,并设置了试验次数n=20。整个数据集的规模为299个问题,任务集中在Verilog生成。
arXiv
19
0
HLS-Eval
硬件描述语言
机器学习模型评估
HLS-Eval是一个为评估大型语言模型在高级综合设计任务中的性能而创建的基准和框架。该数据集由94个独特的设计组成,来源于社区现有的高级综合基准和新型来源。通过半自动化流程,每个案例都被调整为'LLM准备就绪',并补充了自然语言描述和相应的测试台。HLS-Eval不仅提供了设计基准,还提供了一个自动化、并行评估本地和托管LLM的框架,支持各种高级综合设计任务。
arXiv
2025-04-17 更新
33
0
VeriThoughts
硬件描述语言
自动化验证
该数据集是一个独特的大规模、经过正式验证的Verilog推理数据集,包含2万个Verilog寄存器传输级(RTL)代码样本,每个样本都配以提示、生成的Verilog代码、推理轨迹以及功能等价性标签。此外,该数据集还包括在生成过程中使用的推理轨迹,以及指示生成的Verilog代码与原始代码之间功能等价性的标签。该数据集的规模达到2万个样本,其任务是自动化Verilog代码生成和形式验证。
arXiv
23
0
© 2023-2026 上海数据发展科技有限责任公司 版权所有
沪ICP备17003045号-15
沪公网安备31010402336585号
热门搜索
社区交流群
科研交流群
商业服务
数据资源
寻源服务
数据采集
标注服务
数据产品
代理销售
数据领域
凭证登记
数据产品
介绍推广