SYNTLOG FSM基准测试集

SYNTLOG FSM基准测试集是由霍隆理工学院和里斯本大学联合创建的一个精选有限状态机（FSM）描述集合，旨在弥补现有FSM基准规模小、数量少的不足。该数据集包含101个HDL描述的FSM，按规模分为小、中、大、巨大、超大五个类别，其中超大类别平均拥有超过2300个状态和206000条转移条件。数据集的创建过程基于公开的FSM描述库，并按照状态数、输入输出数等参数进行系统分类。该基准测试集主要应用于FPGA逻辑综合领域，用于评估不同综合工具（如SYNTLOG与Xilinx Vivado）在面积、延迟和运行时间等方面的性能，尤其适用于验证大规模控制逻辑的综合可扩展性。The SYNTLOG FSM Benchmark Suite is a curated collection of finite state machine (FSM) descriptions jointly developed by the Holon Institute of Technology and the University of Lisbon, designed to address the limitations of existing FSM benchmarks that are small in scale and insufficient in quantity. This dataset comprises 101 FSMs specified in HDL, and is categorized into five scale-based groups: small, medium, large, extra-large, and ultra-large. The ultra-large group features an average of over 2,300 states and 206,000 transition conditions per FSM. The dataset was constructed using public FSM description libraries, and systematically classified based on parameters including the number of states, inputs, and outputs. This benchmark suite is primarily utilized in the field of FPGA logic synthesis, to evaluate the performance of diverse synthesis tools (e.g., SYNTLOG and Xilinx Vivado) across metrics such as area, latency, and runtime, and is particularly well-suited for verifying the synthesis scalability of large-scale control logic.

搜集汇总

数据集介绍

构建方式

SYNTLOG FSM基准测试集是一个精心策划的基准集合，包含101个有限状态机（FSM）描述，按规模分为五类：小型、中型、大型、巨大和超大型，状态数量从几十到数千，输入输出多达数百。这些基准来源于近期公开的FSM描述集合，每个设计以HDL形式提供，并附有详细的参数统计，如输入数、输出数、状态数和转移条件数。该集合的构建旨在弥补现有基准套件（如ITC'99、MCNC/LGSynth）设计数量少且规模小的不足，提供覆盖广泛规模范围的统一基准，使规模行为可直接观察。

特点

该数据集的核心特点在于其规模跨度极大，平均状态数从20.2到2309.7，转移条数从84到206,062，其中超大型设计达到数千状态和数十万转移，远超经典基准。这使其成为压力测试的理想工具，能够区分可扩展的综合工具与依赖扁平化或重构逻辑的启发式流程。此外，基准组织成五个规模类别，便于分析综合工具在不同规模下的性能变化。数据集还包含详细的设计参数，支持多样化的实验设置，并能作为评估架构无关综合工具（如SYNTLOG）的可靠基准。

使用方法

该数据集可用于评估和比较不同逻辑综合工具的性能，尤其是在FPGA目标下的LUT数量、逻辑深度和运行时等方面。研究者可将FSM设计作为独立顶层模块进行综合，禁用块RAM推理以隔离LUT和寄存器逻辑，并设定不同的优化策略（如面积优先、速度优先）进行对比。数据集支持多种状态编码方式（如one-hot和紧凑二进制），并可针对不同LUT宽度（M）进行重新定向，使其适用于不同FPGA架构。此外，通过比较SYNTLOG与Vivado等商业工具，可验证工具的可扩展性和架构独立性，为学术研究和工业应用提供有价值的参考。

背景与挑战

背景概述

有限状态机（FSM）是数字系统控制逻辑的核心，然而对其最小化与综合的实证研究长期受限于可用的基准测试集。既有基准如ITC'99、MCNC/LGSynth及学术工具内置电路，普遍规模小、数量少，难以支撑对大规模控制密集型设计的综合行为评估。为此，以色列霍隆理工学院的Samary Baranov与葡萄牙里斯本大学的Danila Gorodecky于2026年联合推出SYNTLOG FSM基准测试集，囊括101个FSM描述，按规模分为小、中、大、巨大、超巨大五类，状态数从数十至数千，输入输出可达数百，极大拓展了FSM基准的规模与覆盖度，为验证综合工具的可扩展性和架构无关性提供了坚实平台。

当前挑战

该基准测试集面临的挑战多维而深刻。在领域层面，传统FSM综合工具在处理超大规模状态机时往往资源耗尽或逻辑深度剧增，如Xilinx Vivado在巨大与超巨大设计上无法在合理时间内完成综合，而SYNTLOG凭借结构化ASM综合与前瞻转换逻辑，能在数分钟内完成综合与功能验证，凸显了可扩展性瓶颈。在构建层面，生成兼具广度与深度的FSM描述需确保各规模类别覆盖真实应用场景，如网络深度包检测中的正则表达式规则集可产生数万状态，同时保持HDL描述的准确性与可复现性。此外，如何在架构无关的综合框架下适配不同LUT宽度，并保障综合后面积与延迟的稳健评估，亦是构建过程中的关键挑战。

常用场景

经典使用场景

SYNTLOG FSM基准测试集作为有限状态机（FSM）综合与优化领域的权威性评测基准，其经典使用场景聚焦于评估不同逻辑综合工具在大规模控制逻辑设计上的表现。相较于传统小型基准集（如MCNC、ITC'99），该数据集通过涵盖从数十到数千状态、直至数十万转换条件的五级规模分类，为研究者提供了系统观测综合算法可扩展性的平台。典型应用包括对比架构无关综合工具与商用FPGA工具链（如Xilinx Vivado）在查表（LUT）数量、逻辑深度及运行时间等关键指标上的差异，从而客观衡量综合策略的优劣，并验证复杂FSM设计在面积与延时权衡下的实现效率。

实际应用

在实际应用中，该基准测试集对FPGA设计流程的优化具有直接指导价值。对于涉及深度包检测、协议控制器、数字信号处理及神经网络激活电路等领域的工程实践，该数据集提供了压力测试场景，帮助设计者识别综合工具在规模阈值下的性能瓶颈。例如，评估结果表明，特定综合工具能在数分钟内完成对Vivado无法在数小时内处理的大型FSM的完整综合与验证，这一特性在迭代设计周期中至关重要。此外，通过支持任意LUT宽度M的重定向，该数据集促进了设计流程对新兴FPGA架构的快速适配，使硬件工程师能够在无需重构代码的情况下，优化跨代器件的资源利用，从而加速产品上市并提升系统能效。

衍生相关工作

该数据集的发布催生了系列衍生研究工作，主要集中在综合算法的性能基准测试与改进验证上。首先，研究者利用其五级规模分类，系统比较了不同状态编码策略（如one-hot与紧凑二进制编码）在面积与延时维度上的权衡，深化了对编码选择对映射结果影响的理解。其次，基于该基准对Vivado与SYNTLOG的对比分析，衍生出对综合流程中资源分配启发式算法的优化研究，尤其在处理超大设计时如何平衡运行时间与结果质量。此外，该数据集促进了架构无关综合工具（如可参数化LUT宽度）的开发，并成为评估新型ASM分解技术、嵌入式功能验证方法及跨平台设计迁移有效性的标准参考，推动了面向未来FPGA架构的可扩展综合研究。