时钟同步性能测试报告

时钟系统是整个采样系统的关键部分。时钟同步性能决定着多通道采样系统中信号的幅度和相位的失真程度以及重构信号的动态性能。该测试主要包括两通道ADC采样时钟同步性能与模拟混频器LO与导频时钟同步性能两个部分。两通道ADC采样时钟是由高性能低相位噪声的晶振lmk61e2与lmk04828 PLL芯片产生，混频器LO和导频信号则是由lmx2572 PLL芯片提供。