vkenbeek/verilog-wavedrom

Name: vkenbeek/verilog-wavedrom
Creator: vkenbeek
Published: 2024-05-03 12:03:43
License: 暂无描述

Hugging Face2024-05-03 更新2024-05-25 收录

下载链接：

https://hf-mirror.com/datasets/vkenbeek/verilog-wavedrom

下载链接

链接失效反馈

官方服务：

资源简介：

--- dataset_info: features: - name: image dtype: image - name: text dtype: string splits: - name: train num_bytes: 11992595990.484 num_examples: 73834 - name: test num_bytes: 2316007959.414 num_examples: 18458 download_size: 5195230046 dataset_size: 14308603949.897999 configs: - config_name: default data_files: - split: train path: data/train-* - split: test path: data/test-* license: mit language: - en tags: - verilog - code - wavedrom - timing diagram --- # Verilog Wavedrom  A combination of verilog modules and their correspondig timing diagrams generated by wavedrom. ## Dataset Details  A collection of wavedrom timing diagrams in PNG format representing verilog modules. The Verilog modules were copied from [shailja/Verilog_GitHub](https://huggingface.co/datasets/shailja/Verilog_GitHub). The timing diagrams were generated by first generating testbenches for the individual verilog modules through the Verilog Testbench Generator from EDA Utils [VlogTBGen](https://www.edautils.com/VlogTBGen.html). The resulting testbenches were simulated to create .vcd files which were fed to [vcd2wavedrom](https://github.com/Toroid-io/vcd2wavedrom) to create wavedrom files. The wavedrom files were converted to images using [wavedrom-cli](https://github.com/wavedrom/cli).

dataset_info: 数据集信息： features: - name: 图像 dtype: 图像类型 - name: 文本 dtype: 字符串类型 splits: - name: 训练集 num_bytes: 11992595990.484 num_examples: 73834 - name: 测试集 num_bytes: 2316007959.414 num_examples: 18458 download_size: 下载总大小：5195230046 dataset_size: 数据集总占用大小：14308603949.897999 configs: - config_name: 默认配置 data_files: - split: 训练集 path: data/train-* - split: 测试集 path: data/test-* license: 开源许可证：MIT协议 language: - 英语 tags: - Verilog（Verilog） - 代码 - Wavedrom（Wavedrom） - 时序图（timing diagram） # Verilog Wavedrom  本数据集由Verilog（Verilog）模块与通过Wavedrom（Wavedrom）生成的对应时序图组合而成。 ## 数据集详情  本数据集包含以PNG（Portable Network Graphics）格式存储的、对应Verilog模块的Wavedrom时序图。 Verilog模块源自数据集[shailja/Verilog_GitHub](https://huggingface.co/datasets/shailja/Verilog_GitHub)。时序图的生成流程如下：首先通过电子设计自动化工具集EDA Utils（Electronic Design Automation Utils）中的Verilog测试平台生成工具[VlogTBGen](https://www.edautils.com/VlogTBGen.html)，为各个Verilog模块生成对应的测试平台；随后对生成的测试平台进行仿真，得到VCD（Value Change Dump）格式文件，再将该文件输入工具[vcd2wavedrom](https://github.com/Toroid-io/vcd2wavedrom)以生成Wavedrom格式文件；最后通过工具[wavedrom-cli](https://github.com/wavedrom/cli)将Wavedrom格式文件转换为图像文件。 <!--- - **整理者：** [需补充更多信息] - **资助方 [可选]：** [需补充更多信息] - **共享方 [可选]：** [需补充更多信息] - **自然语言处理语言：** [需补充更多信息] - **许可证：** [需补充更多信息] ### 数据集来源 [可选] <!-- 提供本数据集的基础链接。 -- - **代码仓库：** [需补充更多信息] - **相关论文 [可选]：** [需补充更多信息] - **演示示例 [可选]：** [需补充更多信息] ## 使用场景 <!-- 阐述本数据集的预期使用方式。 -- ### 直接使用 <!-- 本节描述本数据集的适用场景。 -- [需补充更多信息] ### 不适用场景 <!-- 本节阐述误用、恶意使用，以及本数据集无法良好适配的使用场景。 -- [需补充更多信息] ## 数据集结构 <!-- 本节描述数据集的字段信息，以及其他关于数据集结构的补充信息，例如数据划分标准、数据点间的关联关系等。 -- [需补充更多信息] ## 数据集创建 ### 整理初衷 <!-- 阐述创建本数据集的动机。 -- [需补充更多信息] ### 源数据 <!-- 本节描述源数据（例如新闻文本与标题、社交媒体帖子、翻译后的语句等）。 -- #### 数据收集与处理流程 <!-- 本节描述数据收集与处理的过程，例如数据选择标准、过滤与归一化方法、使用的工具与库等。 -- [需补充更多信息] #### 源数据生产者是谁？ <!-- 本节描述原始创建数据的个人或系统。若可获取，还应包含源数据创建者自行上报的人口统计或身份信息。 -- [需补充更多信息] ### 标注信息 [可选] <!-- 若数据集包含初始数据收集之外的标注内容，请使用本节描述标注信息。 -- #### 标注流程 <!-- 本节描述标注流程，例如标注过程中使用的工具、标注的数据量、向标注者提供的标注指南、标注者间一致性统计、标注验证等。 -- [需补充更多信息] #### 标注者是谁？ <!-- 本节描述创建标注信息的个人或系统。 -- [需补充更多信息] #### 个人与敏感信息 <!-- 说明数据集是否包含可被视为个人、敏感或私密的数据（例如揭示地址、唯一可识别的姓名或别名、种族或族裔出身、性取向、宗教信仰、政治观点、财务或健康数据等）。若已对数据进行匿名化处理，请描述匿名化流程。 -- [需补充更多信息] ## 偏见、风险与局限性 <!-- 本节用于阐述技术与社会技术层面的局限性。 -- [需补充更多信息] ### 建议 <!-- 本节用于提出关于数据集偏见、风险与技术局限性的相关建议。 -- 用户应知晓本数据集存在的风险、偏见与局限性。需补充更多信息以提供进一步建议。 ## 引用 [可选] <!-- 若有介绍本数据集的论文或博客文章，本节应包含该内容的APA与BibTeX引用信息。 -- **BibTeX：** [需补充更多信息] **APA格式：** [需补充更多信息] ## 术语表 [可选] <!-- 若有需要，可在本节包含可帮助读者理解数据集或数据集卡片的术语与计算方式。 -- [需补充更多信息] ## 更多信息 [可选] [需补充更多信息] ## 数据集卡片作者 [可选] [需补充更多信息] ## 数据集卡片联系方式 [需补充更多信息]

提供机构：

vkenbeek

原始信息汇总

数据集概述

数据集特征

image: 数据类型为图像。
text: 数据类型为字符串。

数据集分割

train: 包含73834个样本，总大小为11992595990.484字节。
test: 包含18458个样本，总大小为2316007959.414字节。

数据集大小

下载大小: 5195230046字节。
数据集总大小: 14308603949.897999字节。

配置文件

config_name: default
data_files:
- train: 路径为data/train-*
- test: 路径为data/test-*

许可证

license: mit

语言

language: en

在数字电路设计领域，Verilog模块的时序行为可视化是验证与教学的关键环节。本数据集通过系统化流程构建而成：首先从shailja/Verilog_GitHub数据集中提取Verilog模块代码，随后利用EDA Utils的VlogTBGen工具自动生成对应测试平台。这些测试平台经仿真产生VCD波形文件，再借助vcd2wavedrom工具转换为Wavedrom时序描述格式，最终通过wavedrom-cli将描述文件渲染为PNG格式的时序图图像，形成代码与可视化时序图的高质量配对数据。

使用方法

本数据集适用于硬件设计自动化与代码理解相关的研究与应用。使用者可直接加载数据集，获取图像-文本配对样本，用于训练或评估跨模态模型，如时序图生成、Verilog代码摘要或硬件行为推理。在机器学习流程中，图像特征可经由卷积神经网络提取，文本代码则通过语言模型编码，进而实现图像到代码或代码到图像的转换任务。数据已预分为训练集与测试集，便于直接用于模型开发与性能验证。

背景与挑战

背景概述

在数字电路设计与硬件描述语言研究领域，Verilog作为一种广泛应用的硬件描述语言，其模块的时序行为可视化一直是验证与教学中的关键环节。vkenbeek/verilog-wavedrom数据集由开源社区贡献者vkenbeek于近期构建，旨在通过自动化流程将Verilog模块与其对应的时序图相结合，为硬件设计验证、代码理解及教育提供结构化资源。该数据集的核心研究问题聚焦于如何高效生成并关联Verilog代码与波形图，以促进硬件设计自动化工具的发展，对电子设计自动化（EDA）和代码语义理解领域具有潜在推动作用，尤其在提升设计验证效率与代码可解释性方面展现出重要价值。

当前挑战

该数据集致力于解决硬件描述语言时序行为可视化的挑战，即如何准确地将Verilog代码的仿真结果转化为直观的时序图，以辅助设计验证与错误调试。在构建过程中，面临多重技术挑战：首先，从原始Verilog模块自动生成测试平台需要处理代码多样性与复杂性，确保仿真覆盖典型用例；其次，将仿真生成的VCD文件转换为Wavedrom格式时，需保持时序信号的精确映射与可视化一致性；最后，大规模图像生成与配对过程中，数据对齐与质量控制的自动化流程易受工具链误差影响，可能导致图像与代码对应关系出现偏差，这些因素共同构成了数据集构建的核心难点。

常用场景

经典使用场景

在数字电路设计与验证领域，Verilog-Wavedrom数据集为研究者提供了丰富的时序图与Verilog代码配对样本。该数据集的核心应用场景在于训练和评估多模态机器学习模型，特别是针对硬件描述语言与视觉时序表示之间的跨模态理解任务。通过将Verilog模块与其对应的Wavedrom时序图相结合，模型能够学习从代码逻辑到时序行为的映射关系，为自动化硬件验证和代码生成奠定基础。

解决学术问题

该数据集有效解决了硬件设计自动化中的关键学术挑战，即如何弥合形式化代码描述与直观时序行为之间的语义鸿沟。通过提供大规模、结构化的配对数据，它支持了从代码到时序图的自动生成、时序图到代码的逆向推理以及跨模态检索等研究方向。这不仅推动了硬件设计验证的效率提升，还为理解硬件描述语言的语义表示提供了新的数据驱动视角，促进了计算机体系结构与机器学习领域的交叉创新。

实际应用

在实际工程层面，Verilog-Wavedrom数据集可广泛应用于电子设计自动化工具的开发与优化。例如，基于该数据集训练的模型能够辅助工程师快速生成或验证时序图，减少手动绘制的时间成本；在教育培训中，它可作为教学资源帮助学习者直观理解Verilog代码的时序行为；此外，该数据集还能为智能代码补全、硬件漏洞检测等工具提供数据支持，提升硬件设计流程的可靠性与自动化水平。

数据集最近研究