DSE dataset for hardware resource assignment on MAESTRO-modeled accelerator

我们提供了用于MAESTRO模型加速器上硬件资源分配的DSE数据集。数据集大小为100k，位于./dse_dataset目录下，无需下载。数据集包含两个文件：gemm_dataset_*.csv提供GEMM工作负载的DSE输入，conv_dataset_*.csv提供卷积工作负载的DSE输入。数据集列包括DSE输入（如工作负载卷积维度和数据流样式）和DSE输出（如最优硬件配置和性能值）。

We present a DSE dataset for hardware resource allocation on the MAESTRO model accelerator. The dataset has a size of 100k and is stored in the ./dse_dataset directory, requiring no additional downloads. It contains two files: gemm_dataset_*.csv provides DSE inputs for GEMM workloads, while conv_dataset_*.csv provides DSE inputs for convolutional workloads. The dataset columns include both DSE inputs (such as the convolutional dimensions of the workloads and dataflow patterns) and DSE outputs (such as optimal hardware configurations and performance metrics).

原始信息汇总

AIrchitect v2 数据集概述

数据集简介

AIrchitect v2 是一个基于学习的设计空间探索（DSE）工具，旨在优化深度神经网络（DNN）和大规模工作负载的硬件加速器设计。该数据集用于硬件资源分配的探索，基于 MAESTRO 模型加速器。

数据集内容

• 数据集大小: 100k
• 数据集位置: ./dse_dataset
• 数据集文件:
  • gemm_dataset_*.csv: 提供基于 GEMM 工作负载的 DSE 输入。
  • conv_dataset_*.csv: 提供基于卷积工作负载的 DSE 输入。

数据集结构

输入列

• 卷积工作负载:
  • K, C, X, Y, R, S, df: 工作负载卷积维度和数据流风格。
    • K: 随机范围 [2, 2*256+1, 2]
    • C: 随机范围 [2, 2*256+1, 2]
    • X: 随机选择 [1] + [i for i in range(8, 8*32+1, 8)]
    • Y: 随机选择 [1] + [i for i in range(8, 8*32+1, 8)]
    • R: [1,3,5,7,9]
    • S: R
    • df: dla, eye, shi
• GEMM 工作负载:
  • M, N, GEMM_K, df: 工作负载 GEMM 维度和数据流风格。

输出列

• ConfigID: 最优硬件配置（#PE, Buffer Size）。
  • #PE: [1,64]
  • Buffer Size: [1,12]
  • ConfigID = #PE * max(Buffer Size) + Buffer Size
• rewards: DSE 的性能结果，本工作中设置为延迟。

数据集使用

• 自定义数据支持: 可以通过修改 dataset.py 来支持自定义 DSE 数据。
• 训练模型:

  • 阶段 1 编码器训练: bash python3 main.py --data ./dse_dataset/conv_dataset_100k.csv --model Transformer --enable_surrogate --alpha 0.2 --save

  • 阶段 2 解码器 + UOV 训练: bash python3 main_linear.py --data ./dse_dataset/conv_dataset_100k.csv --model Transformer --enable_surrogate --classifier Transformer --load_chkpt <path-to-stage1-model> [--ordinal] [--interval]

预训练模型

• pretrained_models/stage1_encoder.pth
• pretrained_models/stage2_decoder.pth

参考文献

1. H. Kwon 等, “MAESTRO: A data-centric approach to understand reuse, performance, and hardware cost of DNN mappings,” IEEE Micro, vol. 40, no. 3, pp. 20–29, 2020.
2. S.-C. Kao 等, “Confuciux: Autonomous hardware resource assignment for dnn accelerators using reinforcement learning,” in 2020 53rd Annual IEEE/ACM International Symposium on Microarchitecture (MICRO), 2020, pp. 622–636.

维护者

• Akshat Ramachandran ([e-mail])
• Jamin Seo ([e-mail])
• Tushar Krishna ([e-mail])

搜集汇总

数据集介绍

构建方式

DSE数据集专为硬件资源分配任务设计，基于MAESTRO建模的加速器构建。数据集包含10万条记录，分为GEMM和卷积工作负载两类，分别存储在gemm_dataset_*.csv和conv_dataset_*.csv文件中。输入特征包括工作负载的卷积维度（如K、C、X、Y、R、S）和数据流风格（df），输出特征则包括最优硬件配置（ConfigID）和性能指标（rewards）。这些输出特征通过ConfuxiuX工具生成，ConfigID由处理单元数量（#PE）和缓冲区大小（Buffer Size）组合而成，rewards则代表优化目标（如延迟）。

使用方法

数据集的使用方法分为两个阶段：首先，通过运行main.py文件进行编码器训练，输入数据集路径并指定模型类型为Transformer，启用代理模型并设置参数alpha为0.2；其次，通过运行main_linear.py文件进行解码器和UOV训练，加载第一阶段训练好的模型，并可选启用统一回归和分类功能。用户还可以通过加载预训练模型（如stage1_encoder.pth和stage2_decoder.pth）来加速训练过程。数据集的使用不仅限于硬件资源分配任务，还可用于其他深度学习模型的训练和优化。

背景与挑战

背景概述

DSE数据集由佐治亚理工学院的研究团队于2025年发布，旨在解决深度神经网络（DNN）和大规模工作负载的硬件加速器设计空间探索（DSE）问题。该数据集基于MAESTRO模型，专注于优化硬件资源配置，以提升加速器的性能。研究人员通过引入编码器-解码器Transformer模型和对比学习技术，构建了一个统一的中间特征表示，以应对非均匀性能分布和长尾数据分布的挑战。该数据集为硬件加速器设计领域提供了重要的实验基础，推动了自动化硬件资源分配的研究进展。

当前挑战

DSE数据集面临的挑战主要集中在两个方面。首先，硬件加速器设计空间探索本身具有高度复杂性，涉及多维度的参数优化，如处理单元数量、缓冲区大小等，这些参数的组合空间庞大且非均匀分布，导致模型难以高效学习。其次，数据集的构建过程中，研究人员需要处理大量异构数据，包括卷积和矩阵乘法等不同工作负载的输入输出关系，这对数据表示的统一性和模型的泛化能力提出了较高要求。此外，如何通过对比学习和统一序数向量（UOV）技术克服长尾数据分布问题，也是数据集构建中的一大难点。

常用场景

经典使用场景

在深度神经网络（DNN）和大型工作负载的硬件加速器设计中，DSE数据集被广泛应用于设计空间探索（DSE）任务。通过结合编码器-解码器Transformer模型和对比学习技术，该数据集能够有效处理复杂的输入输出关系，并生成统一的中间特征表示，从而优化硬件资源配置。经典的使用场景包括在MAESTRO建模的加速器上进行硬件资源分配，特别是在卷积和矩阵乘法（GEMM）工作负载的优化中，数据集提供了丰富的输入输出对，帮助研究者快速找到最优的硬件配置。

解决学术问题

DSE数据集解决了硬件加速器设计中的多个关键学术问题。首先，它通过统一的序数向量（UOV）结合分类和回归的优势，克服了非均匀性能分布和长尾数据分布的挑战。其次，数据集提供了基于ConfuciuX的硬件资源配置优化结果，帮助研究者理解不同硬件配置对性能的影响。这些问题在硬件加速器设计领域具有重要的研究意义，推动了设计空间探索技术的发展，并为未来的硬件优化提供了理论基础。

实际应用

在实际应用中，DSE数据集被广泛用于优化深度神经网络加速器的硬件设计。例如，在边缘计算和物联网设备中，硬件资源的有限性要求设计者必须高效分配计算单元和缓存大小。通过使用该数据集，工程师可以快速评估不同硬件配置的性能，从而设计出更高效的加速器。此外，数据集还为自动化硬件设计工具提供了训练数据，支持基于强化学习的硬件资源分配算法开发，显著提升了硬件设计的效率和性能。

数据集最近研究

最新研究方向

在硬件加速器设计领域，AIrchitect v2数据集的最新研究方向聚焦于通过统一的表示学习来优化深度神经网络（DNN）和大规模工作负载的硬件资源分配。该数据集结合了编码器-解码器Transformer模型和对比学习技术，旨在克服设计空间探索（DSE）中的非均匀性能分布和长尾数据分布问题。通过引入统一序数向量（UOV），AIrchitect v2不仅提升了分类和回归任务的效率，还为硬件加速器的设计提供了更为平滑和一致的特征表示。这一研究方向在2025年设计、自动化与测试欧洲会议（DATE）上得到了广泛关注，展示了其在硬件加速器设计自动化中的前沿地位和潜在影响。