一种多相位时钟产生电路及模数转换器

本发明涉及一种多相位时钟产生电路及模数转换器，其中所述多相位时钟产生电路包括移位寄存器链。其中所述移位寄存器链包括3个或以上数量的锁存器(Latch)，这些锁存器分为至少2个分组，其中第一分组包括1个或以上数量的锁存器，第二分组包括2个或以上数量的锁存器；其中每一分组中相邻两锁存器间级联。本发明涉及的所述多相位时钟产生电路，其能够折衷考虑移位寄存器链内部不可避免的传播延时以及各路分频时钟信号相位间隔较小的情况。