800G CDR原型芯片PLL输出抖动数据

800G CDR原型芯片PLL输出抖动表征了从电源完整性到环路的完整信号链质量，其量化数值直接映射为系统误码率、最高工作速率与长期稳定性的最终表现，在根本上决定了系统整体性能的理论上限。数据采集方式为：在温度(23±3)℃，湿度(55±5)%RH的洁净实验室环境下，设置芯片发射端模式，配置发射端传送“1010…”周期性时钟码，通过相位噪声分析仪测得发射端输出信号的输出抖动。数据量为31.94 MB。 时间及地点：2025年12月，上海市浦东新区睿明路199弄4号楼三层研发实验室。