动态可调参数内存控制器测评结果数据集

内存控制器架构作为影响处理器性能的芯片关键部件，在超异构可重构软硬件系统中发挥重要作用。现有的优化方法如多通道、提升介质频率、面向应用场景定制专用架构等，定制成本高、配置参数复杂、修改优化困难、不支持跨平台和跨层优化，难以部署于超异构系统。为了充分提取内存控制器架构可调参数来支撑跨算法-架构层可配置的访存优化，本项目研发了算法制导的支持动态可调参数的内存控制器架构。该架构基于敏捷开发语言Chisel编写，支持多个可调整结构参数的动态调控，可以稳定支持DDR4。本数据集包含了性能和功能测试结果数据，功能测试结果数据展示了内存控制器架构在DDR4环境下可支撑应用连续运行超过30分钟且访存行为输出正常；性能测试结果数据展示了在算法层运行不同加速器应用时，根据访存序列的特征，通过动态调控调度参数、缓存参数、地址映射参数等可获取更优性能。有效支撑了考核指标2.4，实现了支持动态可调参数的内存控制器架构原型。