ForgeEDA

ForgeEDA是一个开源的综合电路数据集，涵盖了各种类别，包括RTL代码、PM网表、AIG图和放置网表等，用于EDA分析和开发。数据集包括6个类别、20个分支和1189个存储库，反映了真实的电路设计，如RISC-V核心、AI加速器、算术单元、编码器/解码器、接口模块和控制单元等。ForgeEDA旨在解决现有数据集在规模和多样性方面的局限性，以推动现代IC设计和EDA领域的创新。

ForgeEDA is an open-source comprehensive circuit dataset covering various categories including RTL codes, PM netlists, AIG graphs, placement netlists, and others, for EDA analysis and development. The dataset consists of 6 categories, 20 branches and 1189 repositories, which reflect real-world circuit designs such as RISC-V cores, AI accelerators, arithmetic units, encoders/decoders, interface modules, control units and more. ForgeEDA aims to address the limitations of existing datasets in terms of scale and diversity, so as to promote innovation in the fields of modern IC design and EDA.

搜集汇总

数据集介绍

构建方式

ForgeEDA数据集的构建过程体现了多模态与多阶段的系统性设计。研究团队首先从互联网收集了1,189个Verilog代码仓库，涵盖RISC-V核心、AI加速器等6大类20个子类的真实芯片设计。通过Synopsys Design Compiler和Skywater 130nm PDK进行逻辑综合，生成4,450个后映射网表；利用Cadence Innovus完成物理设计流程，产生带时序信息的布局网表；借助ABC工具转换出与或反相图（AIG）表示，并提取83,155个子电路构建PyTorch Geometric图结构。这种全流程覆盖的构建方法，确保了数据集在RTL代码、网表、物理设计报告等多维度的完整性。

使用方法

ForgeEDA支持三类典型应用场景：在传统EDA工具评估方面，用户可通过对比商业工具（如Design Compiler）与开源工具（如Yosys）在相同网表上的PPA指标，量化技术差距；在AI4EDA模型训练中，研究者可利用83,155个子电路样本进行概率预测、等效门识别等任务的监督学习，数据集的规模优势可显著提升模型泛化能力（如PolarGate模型MAE降低至0.0148）；在跨阶段联合优化场景下，多模态数据支持RTL综合预测与物理设计反馈的闭环验证。数据集采用标准.v/.aig/.npz格式存储，兼容主流EDA工具链和PyTorch Geometric框架。

背景与挑战

背景概述

ForgeEDA是由香港中文大学、宁波大学、北京邮电大学等多家机构的研究团队于2025年提出的开源多模态电路数据集，旨在推动电子设计自动化（EDA）领域的研究与发展。该数据集包含1,189个真实电路设计，涵盖RISC-V核心、AI加速器、算术单元等多种类型，并提供RTL代码、后映射网表、布局网表及与-反相图（AIG）等多种电路表示形式。ForgeEDA的推出填补了现有EDA数据集在规模和多样性上的不足，为逻辑综合、物理设计等EDA任务提供了全面的评估基准，同时也为AI4EDA模型的训练提供了丰富的数据支持。

当前挑战

ForgeEDA面临的挑战主要体现在两个方面：领域问题挑战和构建过程挑战。在领域问题方面，数据集需解决现代集成电路设计中逻辑综合、技术映射等关键任务的性能评估问题，尤其是开源EDA工具与商业工具之间的性能差距问题。在构建过程中，研究团队需克服数据收集、电路合成、图形生成等多个环节的技术难题，例如确保RTL代码的可综合性、处理不同电路格式的转换以及生成高质量的时序报告等。此外，如何保持数据集的多样性和规模，同时确保数据的准确性和一致性，也是构建过程中的重要挑战。

常用场景

经典使用场景

ForgeEDA数据集在电子设计自动化（EDA）领域中被广泛用于逻辑综合和优化的基准测试。该数据集通过提供多种电路表示形式，如寄存器传输级（RTL）代码、后映射（PM）网表、与-非图（AIGs）和布局网表，为研究人员提供了一个全面的测试平台。特别是在逻辑综合任务中，ForgeEDA能够帮助评估不同EDA工具的性能差异，从而推动算法优化和技术进步。

解决学术问题

ForgeEDA解决了EDA研究中的数据稀缺和多样性不足的问题。传统数据集如ITC99和CircuitNet在规模和电路类型上存在局限，无法满足现代集成电路设计的需求。ForgeEDA通过提供1,189个高质量的开源电路设计，覆盖了处理器、算术单元、编码器/解码器等多种类型，为逻辑综合、PPA（功耗、性能、面积）预测和AI4EDA任务提供了丰富的数据支持，显著提升了研究的广度和深度。

实际应用

在实际应用中，ForgeEDA被用于训练和评估AI驱动的EDA模型，如电路表示学习和逻辑优化。例如，PolarGate和DeepGate2等模型利用ForgeEDA的大规模数据，显著提升了概率预测和等效门识别任务的性能。此外，该数据集还被用于商业和开源EDA工具的对比测试，帮助开发者识别性能差距并优化工具链。

数据集最近研究

最新研究方向

随着集成电路设计复杂度的不断提升，电子设计自动化（EDA）领域正面临前所未有的挑战。ForgeEDA作为当前最全面的多模态电路数据集，为EDA研究提供了全新的基础设施。该数据集涵盖了RISC-V核心、AI加速器、算术单元等6大类1189个真实电路设计，并创新性地整合了RTL代码、后映射网表、布局网表及与或非图（AIG）等多种电路表示形式。在AI4EDA前沿方向，ForgeEDA通过8万余个子电路样本支撑了概率预测、等效门识别等关键任务的模型训练，显著提升了PolarGate等图神经网络在功能预测任务中的准确率（MAE降至0.0148）。同时，数据集在传统EDA流程中揭示了开源工具与商业方案在逻辑综合（面积优化差距达1.77倍）和技术映射（延迟差距10%）方面的性能鸿沟，为下一代EDA算法研发提供了精准的评估基准。

相关研究论文

• ForgeEDA: A Comprehensive Multimodal Dataset for Advancing EDA

  香港中文大学计算机科学与工程学院 · 2025年