密码组件设计与高性能硬件实现性能汇总数据集

密码组件高性能硬件实现性能汇总数据集包含后量子数字签名的FPGA实现数据和对称密码FESH实现性能数据两部分。后量子数字签名的FPGA实现数据涉及两类安全级别的后量子签名算法，即Picnic3-L1和Picnic3-L5，在XC7K480T-3 FPGA开发板上的硬件实现数据，主要用于精确评估Picnic3签名过程在硬件上的实现效率。数据集的时间范围包括一次完整Picnic3签名算法的签名过程，时间精度达到时钟周期级，确保对签名过程的精确测量。对称密码FESH实现性能数据涉及对称密码FESH在ECB和CBC加密模式下的表现数据，时间范围为不同数目的数据加密时长，时间精度为毫秒级，空间范围则体现在选用不同长度的数据加密，其表现优于现行国际标准AES。数据集的潜在利用价值在于为密码组件在硬件上的表现提供了有力的数据支持，进一步推动了密码组件在硬件上的高性能实现。