序列算法设计及实现代码数据集

本数据集包含轻量级序列密码算法的相关设计、分析及实现代码。具体包括算法设计报告（PDF格式）：详细描述了轻量级序列密码算法的编码原理、安全性分析、实现性能评估及测试方案等。C代码文件夹：实现该序列密码算法的C语言代码。FPGA代码文件夹：实现该序列密码算法的Verilog代码。本轻量级序列密码算法密长度为128比特，初始向量IV为96比特，算法初始化轮数为32轮。该算法整体上分为三层，从上往下依次是驱动层、比特重组层、有限状态机，驱动层是一个线性反馈移位寄存器和一个移位寄存器组成的串联结构，比特重组层则是从驱动层中按照一定的规则抽取怹怶比特数据，而有限状态机是由两个寄存器通过P变换相互连接构成的。在算法安全性方面，该算法可抵御覆盖相关攻击、代数攻击、时间存储折中攻击、猜测确定攻击、滑动攻击等常见攻击方法，分析结论表明安全冗余充足。在算法实现性能方面，该算法CPU实现的加密性能为19.72Cycle/Byte， FPGA实现的加密性能为1668.4Mbps/kSlice，均满足指标要求。另外，该数据集提供完整的算法设计文档说明及代码实现，支持在软件和FPGA平台上复现和优化序列密码算法。

搜集汇总

背景与挑战

背景概述

该数据集提供了轻量级序列密码算法的完整资源，包括算法设计报告、C语言和Verilog实现代码。算法采用128比特密钥和96比特初始向量，具备抵御多种攻击的安全冗余，并在软件和硬件平台上实现了满足要求的加密性能。