基于超陡亚阈值摆幅器件的SRAM存储电路设计

数据集内容：包括支撑数据，含1kb SRAM芯片和标准单元电路流片数据（网表CDL和GDS）、标准单元电路设计相关文件数据（标准单元电路的CDL、GDS、.DS、.V、.Lef、.Lib文件）；图表合集，含1kb SRAM读功耗、静态功耗测试数据以及标准单元电路测试数据表；论文；专利；布图登记；数据集说明文件。数据来源：来自安徽大学-宏晶微电子股份有限公司校内研发中心，数据统一采集时间为2024年3月26日，实验地点安徽大学-宏晶微电子股份有限公司校内研发中心（安徽大学材料科学大楼H楼D306），其中支撑数据采用了服务器设备以及EDA工具，支撑数据采集后GDS使用了SMIC 55nm CMOS和TFET混合集成工艺进行加工，并利用半导体参数分析仪B1500A、万用表U1251B、示波器MSO5354、数字都用表U3606A、FPGA开发板ACX720等仪器获得了芯片测试数据，整理为图表合集。

搜集汇总

背景与挑战

背景概述

该数据集聚焦于基于超陡摆幅器件的低功耗SRAM存储电路设计，包含1kb SRAM芯片和标准单元电路的设计文件、测试数据（如功耗）、论文及专利等。数据来源于安徽大学-宏晶微电子股份有限公司研发中心，采用SMIC 55nm CMOS和TFET混合工艺加工，并通过多种仪器测试验证。