晶上互连网络架构与通信评估技术研究数据

本数据集面向“基于芯粒集成的高通量晶圆级计算系统网络架构和接口规范研究”项目中课题2“晶上互连网络架构与通信评估技术研究”的子任务，聚焦于路由单元微架构、拓扑结构、容错寻路及拥塞控制等核心技术的设计与优化。数据集采集时间为2022年11月至2025年10月，主要依托海光信息技术股份有限公司Mars Cmodel仿真系统、晶上互联网络RTL原型FPGA验证系统；苏州盛科通信股份有限公司FPGA验证系统。数据集内容涵盖高性能计算芯粒核心数与运行频率数据；6端口路由单元Cmodel建模仿真数据与RTL原型FPGA验证数据；层次化拓扑Cmodel建模仿真数据与RTL原型FPGA验证数据；容错寻路RTL原型FPGA验证数据；网络拥塞控制机制RTL原型FPGA验证数据；Mars仿真系统运行环境配置数据；第三方测试记录。所有数据均经过严格遵守Cmodel建模仿真流程、RTL原型FPGA验证流程与第三方检测机构（工业和信息化部电子第五研究所华东分所）的现场测试目击实验流程，确保了数据的准确性、完整性与可追溯性。该数据集详细记录了高性能计算芯粒性能数据、记录层次化拓扑从建模仿真数据、记录了mesh层次化拓扑RTL原型FPGA验证数据、记录了容错寻路与网络拥塞控制机制RTL原型验证数据，为晶上互连网络架构研究与通信性能评估提供可靠的数据支撑，为进一步推动晶上互连网络在下一代集成电路设计与应用中的创新与发展提供了高价值的基准数据与实证支撑，具有重要的科学复用价值与产业指导意义。