一种用低成本Artix-7 FPGA基于多链插值的高精度时间数字转换器
收藏中国科学院中国科学技术大学科学数据中心2026-01-10 收录
官方服务：
资源简介：
本文介绍了一种在低端、低功耗中实现的高精度时间数字转换器（TDC）现场可编程门阵列 （FPGA）。它应用插值法进行精细时间测量，采用多链抽头延迟线（TDL）结构实现高精度。为了避免气泡错误并减少死区时间，每个都使用带有管道结构的华莱士树编码器链，用于编码来自延迟点击。具有不同数量链在赛灵思 Artix-7 100T FPGA 中实现，以验证设计理念和详细研究性能。测试结果表明，每个链都实现了八条链通道，最高精度的前沿测量（通道到通道）可以达到均方根的 6.4 ps（有效值）。
提供机构：
中国科学技术大学创建时间：
2023-05-22
