CDR芯片系统仿真数据

本数据集为CDR 芯片系统仿真数据，主要包括基于系统级联合建模得到的 CDR 芯片关键性能仿真结果，用于支撑课题中高速光互连系统中 CDR 芯片架构设计与性能评估相关研究内容。数据集涵盖在不同系统配置与工作条件下，对PAM4 CDR 芯片进行系统级仿真得到的关键指标数据。本数据集基于 MATLAB 仿真平台构建的 CDR 芯片系统级模型，通过数值仿真方式获得。仿真过程中采用 IEEE 802.3 协议中定义的高速串行链路信道模型，对短距光互连场景下的信道损耗、噪声及失真特性进行建模与仿真。在仿真模型中，对 CDR 芯片内部的关键功能模块进行参数化配置，给出了包括前向均衡器（FFE）系数、判决反馈均衡器（DFE）系数以及非线性均衡器相关系数在内的核心参数设置。同时，仿真输出包含时钟数据恢复电路的恢复时钟与数据信号，用于评估 CDR 在不同信道条件和参数配置下的锁定性能与稳定性。数据集同时记录了各级均衡器输出节点的信号结果，并以眼图形式给出了不同均衡阶段的信号质量表征，用于分析均衡前后信号完整性改善效果，为 CDR 芯片架构设计、参数优化及系统性能评估提供数据支撑。容量为125.10 MB。 时间及地点：在2022年11月至2025年10月项目执行期间产生，浙江省杭州市萧山区平澜路2118号浙大杭州科创中心水博园区A03楼。