The Design of a Dynamic Configurable Packet Parser based on FPGA

收藏

科学数据银行2023-07-17 更新2026-04-23 收录

FPGA数据包解析

网络硬件加速

数据链接：

https://www.scidb.cn/detail?dataSetId=6405d6b5864c4bf98356e4943a55e58c 数据链接链接失效反馈

官方服务：

资源简介：

我的实验结果数据1. 资源使用情况数据：通过vivado查看资源使用情况，如图1所示。2、仿真波形图文件见parser_top.fst3. Xilinx Zynq UltraScale+ XCZU19EG-FFVC1760-2-E FPGA 的位文件

提供机构：

Zhichuan Guo; National Network New Media Engineering Research Center, Institute of Acoustics, Chinese Academy of Sciences,School of Electronic, Electrical and Communication Engineering, University of Chinese Academy of Sciences,No. 19, Yuquan Road, Shijingshan District

创建时间：

2023-07-05

© 2023-2026 上海数据发展科技有限责任公司版权所有

沪ICP备17003045号-15 沪公网安备31010402336585号

二维码

社区交流群

二维码

科研交流群

商业服务