System typu HAN z redukcją obciążenia

Pliki źródłowe (modele, pliki w języku opisu sprzętu Verilog, plik UCF, strumienie bitów) projektu systemu typu HAN (Home Area Network) z redukcją obciążenia. Na podstawie modeli, generowane są pliki opisu sprzętu (Verilog), na podstawie których w narzędziu do syntezy Xilinx ISE Design Suite generowane są wynikowe strumienie bitów (bitstreams), służące do zaprogramowania układu FPGA (w projekcie wykorzystano zestaw prototypowy Nexys 4 DDR firmy Digilent z układem FPGA z rodziny Xilinx Artix-7). Programowanie układu FPGA odbywa się najpierw za pomocą pełnego strumienia bitów, a następnie wykonywana jest dynamiczna, częściowa rekonfiguracja z użyciem częściowego strumienia bitów.