可重构存算一体芯片架构及其编译部署数据集

可重构存算一体芯片架构及其编译部署数据集的设计面向典型AI并行计算场景，基于众核、存内计算、平坦化互联等先进芯片架构，实现芯片资源的高可用性和高拓展性。通过对该存算一体芯片的各模块的建模，搭建了跨层次的仿真平台，对不同芯片架构实现方式进行探索和定量分析，指导芯片设计空间探索。针对存算一体模块进行专用指令集拓展，设计了一套针对存算一体芯片的高效张量指令集以及相应的编译器的开发及优化，实现典型AI计算场景下不同应用的高速、高效、高并行度灵活部署。总体而言，本数据集开发可重构存算一体众核异构芯片，设计了一套高效指令集，并通过编译器将复杂的运算操作编译成存算一体架构可执行的汇编指令代码。实现了从算法软件到存算一体架构的系统工具链，实现算法到硬件的编译部署，为打通存算一体系统支撑典型AI计算提供了软硬件解决方案。