Lecompiler输入网表约束与输出DEF数据集

Lecompiler输入网表约束与输出DEF数据集主要面向机器学习引导的集成电路布局布线优化、多工艺节点适配及PPA收益验证等研究需求建设，旨在为Lecompiler工具输入输出关系分析、流程复现和布局布线结果评估提供标准化数据支撑。该数据集由北京大学、项目参与单位及第三方测试相关计算环境依托Linux服务器或工作站产生，覆盖5nm、7nm、14nm和28nm等工艺节点。数据生成过程中，按照统一的工艺节点配置、设计样例编号和运行脚本执行Lecompiler布局布线流程，采集输入网表文件、SDC时序约束文件及流程输出的DEF物理设计文件，并对文件完整性、命名一致性、工艺节点标识、设计编号及元数据对应关系进行校验。数据集主要记录不同设计样例的逻辑网表、时序约束、布局布线结果及必要的版本和说明信息，不包含商业PDK原始库、商业EDA软件、许可证文件及未经授权的第三方IP源文件。数据格式主要为.v、.sdc和.def，压缩前数据量为63GB，压缩后数据量为6.84GB。