序列算法性能测试数据集

本数据集包含轻量级序列密码算法的测试报告、性能测试结果及实现代码。具体包括算法测试报告（PDF格式）：详细描述了轻量级序列密码算法的测试环境、实现性能评估结果及详细测试方案等。性能测试.txt文件：性能测试结果。C代码（.c）：实现该序列密码算法性能测试的C语言代码。FPGA代码（.v）：实现该序列密码算法的Verilog仿真代码。本算法软件性能测试流程为：打开算法软件实现代码，在要求的编译环境下运行程序C代码，生成1MB数据，加密10000次，根据代码返回起止时间结果，得到总运行时间，计算每次运算的平均速度记为S Mbps。根据计算机性能指标和计算公式计算得到该算法CPU的实现性能，与指标要求不低于相比较，验证是否满足要求。
硬件性能测试流程为：打开ISE14.7运行平台，在平台中打开算法实现工程文件，对算法Verilog实现代码在xc7vx690t-2ffg1157环境下进行综合。在综合结果表格中找到Number of fully used LUT-FF pairs对应的数据（Available），记为L。在综合结果中找到Timing Summary部分中的Maximum Frequency，记为F。测试指标要求的FPGA实现的加密性能为在100MHz工作时钟主频下，因此满足要求的F应大于等于100MHz。根据源码计算完成一次加密所需的时钟个数，记为C。按公式带入以上数据，计算该算法的FPGA加密性能与指标要求不低于200Mbps/kSlice相比较，验证是否满足要求。