基于22-nm CMOS工艺的数字化毫米波收发机设计、仿真及测试数据集

基于22-nm CMOS工艺的数字化毫米波收发机设计、仿真及测试观测数据，面向毫米波雷达与通信系统研究领域，围绕数字化架构设计与性能优化核心科学问题，于2025年1月在上海交通大学闵行校区微电子大楼开展系统性数据采集与整理，主要记录了四收四发相控阵架构测试（60GHz频段）、接收机噪声系数（≤10dB）、最高发射功率（≥10dBm）及FMCW调频带宽（≥4GHz）等关键参数值，数据量约183MB。数据集通过Cadence平台仿真、实验测试及第三方验证等多途径获取，涵盖设计框图、仿真结果、测试报告、科技报告、论文及专利等类型，完整呈现相控阵通道性能、噪声特性、功率输出及调频带宽等核心指标。数据内容包含科技报告（50MB）、16篇研究论文（15MB）、测试图表合集（57.45MB）、第三方测试报告（60MB）及6项专利（0.5MB），为毫米波收发机的多通道同步控制、高功率效率设计及超宽带调频技术提供架构参考与电路实现依据。遵循“共享非商用、署名且禁止修改”原则，该数据集可支撑研究人员在深亚微米工艺下毫米波系统集成、雷达架构优化等领域的创新探索，推动高分辨率、低成本数字化毫米波技术在智能感知与高速通信中的集成应用。

搜集汇总

背景与挑战

背景概述

该数据集基于22-nm CMOS工艺，提供了数字化毫米波收发机的设计、仿真及测试数据，面向毫米波雷达与通信系统研究。它包含四收四发相控阵架构测试（60GHz频段）、接收机噪声系数、发射功率和调频带宽等关键参数，数据量约183MB，涵盖科技报告、论文、测试图表和专利等多种类型。数据集遵循共享非商用原则，为深亚微米工艺下毫米波系统集成和雷达架构优化提供参考，推动高分辨率、低成本数字化毫米波技术在智能感知与高速通信中的应用。