IntelLabs/FloorSet

FloorSet数据集是由Intel Labs创建的，旨在反映芯片设计流程中Floorplanning问题的真实世界约束和目标。该数据集包含100万个训练样本和100个测试样本，以pkl格式存储，反映了真实SoC和子系统布局的分布。数据集包含现代设计流程中常见的硬约束，如形状约束、边缘亲和性、分组约束和预放置约束。数据集的目的是促进大规模约束优化问题的基本研究，并缓解现代ML驱动解决方案中可重复性的核心问题。数据集是基于我们设计的算法合成的，没有外部输入。FloorSet is a dataset created by Intel Labs to reflect real-world constraints and objectives of the Floorplanning problem in chip design flow. The dataset contains 1 million training samples and 100 test samples in pkl format, reflecting the distribution of real SoCs and sub-system layouts. It includes hard constraints seen in modern design flows such as shape constraints, edge-affinity, grouping constraints, and pre-placement constraints. The dataset aims to spur fundamental research on large-scale constrained optimization problems and alleviate the core issue of reproducibility in modern ML-driven solutions to such problems. The dataset is synthetically generated based on an algorithm designed by us, with no external input.

原始信息汇总

数据集卡片：FloorSet

数据集概述

FloorSet 是一个包含大量训练数据的数据集，反映了芯片设计流程中布局规划问题的现实约束和目标，这是结构设计流程的关键组成部分。该数据集包含以 pkl 格式存储的合成固定轮廓布局，反映了真实 SoC 和子系统布局的分布。数据集包含 100 万个训练样本和 100 个测试样本，具有现代设计流程中常见的硬约束，如形状约束、边缘亲和性、分组约束和预放置约束。FloorSet 旨在推动大规模约束优化问题的基本研究，并缓解现代机器学习驱动解决方案中可重复性的核心问题。FloorSet 有可能成为学术研究社区的“布局规划”基准，并加速该领域的研究。所有数据均基于我们的设计算法合成生成，无外部输入。

数据集详情

• 创建者: Intel Labs
• 版本: 1.0 (更新日期: 2024-06-25)
• 许可证: CC BY 4.0
• 训练样本数量: 1M
• 测试样本数量: 100
• 格式: pkl 格式

预期用途

• 主要用途: 该数据集提供大规模的训练和验证数据，对基于学习的布局规划算法至关重要。
• 超出范围的用途: 该数据集不适用于商业用途或在没有进一步验证和验证的情况下用于训练将在现实场景中部署的模型。

数据收集过程

• 数据集包含 100 万个合成数据点。
• 每个数据点代表一个独特的布局规划问题实例（输入：分区约束，标签：最佳位置、面积和线长指标）。
• 这些数据点通过我们的数据生成管道生成，确保生成的布局规划问题实例与其在真实 Intel SoC 和子系统设计中的等效分布相匹配。
• 数据生成过程包括五个步骤：
  1. 从自定义配置文件中采样布局规划需求。
  2. 采样与目标面积要求（预算）匹配的分区形状。
  3. 通过在芯片的终端上采样位置来注释终端位置。
  4. 采样连接矩阵（加权），以生成接近最优的连接。
  5. 采样放置约束并注释。

伦理考虑

Intel 致力于尊重人权，并避免造成或加剧对人权的负面影响。Intel 的产品和软件仅用于不造成或加剧对人权负面影响的应用。

联系信息

• 问题: 如有关于数据集的问题或疑问，请联系维护者或在数据集仓库中提出问题。

搜集汇总

数据集介绍

构建方式

在集成电路设计领域，物理布局规划是决定芯片性能与能效的关键环节。FloorSet数据集的构建采用了系统化的合成生成流程，通过定制配置采样布局需求，依据目标面积预算生成匹配的分区形状，并在芯片终端上采样标注终端位置。随后，数据集通过加权连通性矩阵生成近似最优连接，并采样标注布局约束，确保生成的百万个训练样本与英特尔实际系统级芯片及子系统设计的分布等效，从而为机器学习方法提供了高质量且规模庞大的基准数据。

使用方法

该数据集主要服务于基于学习的布局算法研究，为模型训练与验证提供必要的大规模数据支持。使用者可通过加载pkl文件获取布局问题实例，利用输入约束与标签指标进行算法开发与性能评估。需要注意的是，数据集不适用于商业用途或未经进一步验证的实际部署场景，研究人员应在学术框架内探索其潜力，以推动芯片设计自动化领域的创新与突破。

背景与挑战

背景概述

在集成电路设计流程中，布局规划作为结构设计的关键环节，长期面临复杂约束下的优化难题。为应对这一挑战，英特尔实验室于2024年推出了FloorSet数据集，旨在为芯片设计中的布局规划问题提供大规模、高质量的基准数据。该数据集包含一百万个训练样本和一百个测试样本，通过合成算法生成，模拟了真实系统级芯片和子系统的布局分布，涵盖了形状约束、边缘亲和性、分组约束及预布局约束等现代设计流程中的硬性条件。FloorSet的发布不仅推动了大规模约束优化问题的前沿研究，还显著提升了机器学习方法在该领域的可复现性，为学术界建立了一个标准化的布局规划研究基准。

当前挑战

FloorSet数据集致力于解决芯片布局规划这一复杂优化问题，其核心挑战在于如何在多重硬性约束下实现面积与线长的协同优化，同时确保布局方案满足现代芯片设计的高密度与高性能需求。在构建过程中，数据集面临合成数据与真实设计分布对齐的难题，需通过五步生成流程精确模拟分区形状、终端位置、加权连通矩阵及布局约束，以保持数据的代表性与实用性。此外，如何确保生成的一百万个样本既能覆盖多样化的设计场景，又避免引入偏差，构成了数据构建的另一重挑战。

常用场景

经典使用场景

在集成电路设计领域，FloorSet数据集为芯片物理设计中的布局规划问题提供了大规模的训练与验证基准。该数据集通过合成方法生成了百万级别的固定轮廓布局样本，这些样本模拟了真实系统级芯片和子系统的分布特性，并嵌入了现代设计流程中的硬约束条件，如形状约束、边缘亲和性、分组约束和预放置约束。研究人员可利用该数据集开发和评估基于机器学习的布局规划算法，推动自动化设计工具的创新。

解决学术问题

FloorSet数据集主要解决了芯片设计自动化中大规模约束优化问题的可复现性挑战。传统布局规划研究常受限于专有数据或小规模实例，导致算法比较和验证困难。该数据集通过提供标准化、大规模且反映真实约束的合成数据，为学术界建立了一个统一的基准平台，促进了机器学习方法在复杂优化问题中的可重复研究，加速了算法性能的客观评估与对比。

实际应用

在实际应用中，FloorSet数据集可服务于芯片设计公司的研发流程，辅助开发智能布局规划工具。工程师能够利用该数据集训练神经网络或强化学习模型，以自动化生成满足多种约束的高质量布局方案，从而缩短设计周期、降低人力成本。此外，该数据集也为教育机构提供了教学资源，帮助学生理解现代芯片物理设计的复杂性与优化方法。

数据集最近研究

最新研究方向

在芯片设计自动化领域，FloorSet数据集的发布为大规模约束优化问题研究注入了新动力。该数据集以其百万级合成训练样本和真实系统级芯片布局分布，正推动机器学习驱动的地板规划算法向更高精度与可复现性迈进。前沿探索聚焦于深度强化学习与图神经网络在硬约束条件下的协同优化，旨在解决形状约束、边缘亲和及分组限制等复杂设计难题。这一进展不仅加速了学术界的基准测试进程，也为工业界实现高效芯片布局提供了可靠的理论基础，标志着芯片设计智能化转型的关键一步。