RRAM存算应用测试数据

本数据集来源于嵌入式RRAM IP设计项目，围绕RRAM存算一体应用，系统记录了从电路设计、仿真验证、版图实现到芯片测试的全流程数据，总数据量约6.77 GB。通过Cadence Virtuoso完成电路设计与版图绘制，经T800测试系统完成芯片实测验证，涵盖Forming、Set、Reset、Read及存算融合等多种工作模式。数据集包含内容：（1）存内芯片电路设计数据（6.17 GB），含原理图、网表、HDL代码及设计文档；（2）存内芯片仿真数据（36.6 MB），记录电源管理、译码、移位累加等模块仿真结果；（3）存内芯片版图数据（463 MB），为完整GDSII物理版图；（4）存内芯片版图仿真数据（1.47 MB），基于寄生参数提取的后仿真结果；（5）流片工艺文档（813 KB），记录PDK版本与工艺参数；（6）封装工艺文档（652 KB），含基板设计与引脚布局；（7）存内芯片实物影像（44.1 MB），含晶圆、封装芯片及测试板照片；（8）存内芯片实测数据（31.3 MB），含ADC、驱动电路及存储阵列读写测试原始数据；（9）RRAM存算应用测试数据。本数据集依托“设计—仿真—版图—后仿—实测”完整递进路线，跨模块、跨层级覆盖存算一体芯片全链路验证数据，为电路复现、架构建模、能效评估及器件-电路-系统协同设计提供可追溯的基础支撑。