嵌入式RRAM IP数据

本数据集来源于嵌入式RRAM IP设计项目，系统记录了芯片设计、仿真验证、物理实现到测试交付的全流程数据，总数据量约74.4GB。通过Cadence Virtuoso完成电路设计与版图绘制，在T800集成电路测试系统上完成芯片电学性能与可靠性测试。数据集包含内容：（1）芯片设计（.lef、.lib、.pptx），包含物理库、时序库及电路结构设计；（2）芯片仿真（.netlist、.psf，33.6 GB），记录关键模块与关键路径仿真波形；（3）芯片版图（.GDS，170 MB），含存储芯片及ECC模块完整版图；（4）存储模块控制设计（.pptx、.fsdb），记录控制配置、流图与仿真波形；（5）读写电路模块（.pptx、.netlist、.psf，1.15 GB），含设计文档与仿真数据；（6）RRAM设计仿真（.pptx、.netlist、.psf），记录器件建模与参数设计；（7）芯片电学性能测试（.txt、.bmp、.csv），包含动态/静态功耗、工作频率、读取延迟及高温烘烤可靠性数据；（8）流片工艺文档，记录PDK版本与工艺参数；（9）第三方测试大纲及验收报告；（10）实物照片，含晶圆及测试环境影像;（11）嵌入式RRAM IP数据。本数据集完整覆盖RRAM IP从设计到测试的全链路原始数据，为IP复用、SoC集成、器件-电路协同建模及可靠性评估提供可追溯的基础支撑。