多层波导截面测试数据集

为了实现更大规模的光电计算网络，需要充分利用波导布线空间，提高集成密度；通过在标准SOI上集成一层氮化硅波导，可以进一步提高整体的集成度，有助于更大规模、更高密度的光电计算网络集成。为了达成高集成度要求，开发了硅上氮化硅130N工艺，在联合微电子中心的8英寸线上完成芯片制造，并在联合微电子中心封装测试实验室和失效分析实验室完成测试，测试全程由第三方检测机构到场监督

搜集汇总

背景与挑战

背景概述

该数据集专注于多层波导截面测试，旨在提升光电计算网络的集成密度，通过硅上氮化硅130N工艺在8英寸线上制造芯片，并由联合微电子中心完成测试。它包含1.42MB的测试数据，涉及多个文件格式，支持国家重点研发计划项目'光电混合AI加速计算芯片'的研究。