芯片高可靠性设计和功能安全性保障关键技术支撑数据集

计算技术研究所针对乱序处理器锁步的差错检测方法面积、功耗过高的问题，提出了一面向高可靠汽车电子系统的低延时异构多核并行差错检测方法，并使用常用的嵌入式、汽车处理器基准程序进行评估，测试了差错检测方法的面积、功耗、面积开销，与差错检测的延时。

搜集汇总

背景与挑战

背景概述

该数据集面向芯片高可靠性设计与功能安全性保障，针对乱序处理器锁步差错检测方法面积和功耗过高的问题，提出了一种低延时异构多核并行差错检测方法。数据集包含使用嵌入式与汽车处理器基准程序进行的评估结果，涵盖差错检测方法的面积、功耗、面积开销以及延时等关键指标。