相关数据集
时序分析测试门级网表数据集
时序分析测试门级网表数据集主要用于高精度时序仿真分析测试。门级网表主要记录了数字电路设计过程中，编写完verilogHDL以后，通过逻辑综合生成的物理网表，网表里包括了基于晶圆厂提供的时序单元库所生成的各种组合电路、时序电路、时钟。数据量为435Kbyte。
国家基础学科公共科学数据中心580
跨层芯片设计空间探索工具性能测评数据集
AI驱动的电子设计自动化（AI4EDA）的成功高度依赖于高质量、多样化和任务相关的EDA数据集。然而，现有的数据集往往是静态的、范围狭窄的，并且缺乏对芯片设计流程不同阶段特定AI4EDA任务的适应性。为解决这一局限性，本项目提出了EDATA-Fab，一个自动化数据生成框架，用于持续生成、精炼和定制大规模EDA数据。EDATA-Fab系统地挖掘开源硬件设计，并自动从自然语言描述到布局的各种设计阶段提
国家基础学科公共科学数据中心190
Hybrid ATPG (Automatic Test Pattern Generation) algorithm
The project "NN-for-ATPG" proposes a hybrid approach for Automatic Test Pattern Generation (ATPG) by integrating machine learning with the FAN algorithm. It includes implementations of two approache
DataCite Commons2025-06-01 更新50
Von-R/verilog_preprocessed_anonymized
--- dataset_info: features: - name: repo_name dtype: string - name: path dtype: string - name: size dtype: int64 - name: content dtype: string - name: license dtype: st
Hugging Face2024-05-13 更新500
高速非相干DWDM光模块PCB版图数据集
高速非相干DWDM光模块PCB版图数据集为使用EDA软件设计高速非相干DWDM光模块的PCB版图，用于承载设计的光模块电路。将高速非相干DWDM光模块原理图网表和PCB外框图导入EDA软件后，将元件进行排版布局，布局完成后定义电路板布线规则，之后开始布线、修改焊盘线宽、铺铜，导出gerber得到高速非相干DWDM光模块PCB版图
国家基础学科公共科学数据中心180
