基于28nm STT-MRAM 32*32存算阵列设计数据

该设计数据来源于中电海康集团有限公司，背景为参与大规模、高能效存算一体项目进行器件和芯片制备，为32x32纯阵列的schematic电路和纯阵列的带金属层次的gds数据,主要记录了32x32的设计数据，用于芯片设计过程红做LVS和用于在virtuoso下启动cadence查看原理图设计

搜集汇总

背景与挑战

背景概述

该数据集由中电海康集团有限公司提供，基于28nm STT-MRAM工艺，包含32×32存算阵列的schematic电路及带金属层次的GDS版图数据。数据来源于大规模、高能效存算一体项目，主要用于芯片设计过程中的LVS验证及在Cadence Virtuoso中查看原理图。