多层芯片堆叠工艺数据集

基于三维集成的感存算一体化架构是突破冯·诺依曼瓶颈、实现下一代高性能智能系统的关键路径。通过将传感、存储与计算单元在垂直方向进行高密度三维堆叠与功能耦合，可大幅提升数据并行处理效率、降低互连延迟与能耗，为边缘计算、神经形态计算及高能效人工智能硬件提供重要基础。然而，多层堆叠集成面临工艺难度大、界面热应力失配、信号串扰以及散热困难等多重挑战。本研究提出一种面向感存算一体化的三维异构堆叠与互联方案，上层为图像传感器，中间层为集成存储器功能的转接板，下层为四颗处理器芯片，将多芯片协同计算策略与高效背照传感于一体，具有高实时性和高集成度优势。需要从机理、工艺曲线等方面解决窄间距的热压键合工艺、超细节距的混合键合等单点工艺问题；设计三维堆叠的工艺方案，开发晶圆级的三层堆叠工艺，实现感存算的三层堆叠，有效支撑感存算的集成。在此基础上，将构建传感信息原位采集、存储与并行处理的垂直集成原型系统，验证了在图像识别与信号处理任务中兼具高吞吐量与低能耗的综合优势，为后续实现更高规模与功能密度的三维集成奠定了基础。

搜集汇总

背景与挑战

背景概述

该数据集聚焦于面向感存算一体化的三维异构堆叠与互联方案，旨在通过解决窄间距热压键合等工艺难题，实现图像传感器、存储转接板与处理器芯片的三层垂直集成。其构建的原型系统验证了该技术在图像识别等任务中具有高吞吐量与低能耗的优势，为更高规模的三维集成奠定了基础。