原型芯片功能和可实现性测试数据

针对近年来Chiplet技术异军突起的新形势和未来构建后E级超算系统的高性能众核处理器设计中面临的存储墙等瓶颈技术，本项目基于国产众核处理器的已有研发成果，面向国产工艺新情况和数十TFLOPS量级运算能力需求，提出基于Chiplet工艺的高性能众核处理器的高效访存体系原型设计方案，并据此构建了FPGA原型系统。本测试数据集基于该原型平台，依次测试多芯粒互连、全片共享存储一致性、片上存储共享技术的实现，以及通过访存系统子模块后端综合时序报告检查其可实现性。

搜集汇总

背景与挑战

背景概述

该数据集源于一项基于Chiplet技术的高性能众核处理器高效访存体系原型研究，旨在应对存储墙等瓶颈。它提供了在FPGA原型系统上对多芯粒互连、全片共享存储一致性及片上存储共享技术的实现测试数据，并包含后端综合时序报告以验证其可实现性。